s) EPODOC / EPO

PN - JP2004062727 A 20040226

TI - POWER CONTROL DEVICE FOR IC

PD - 2004-02-26

PR - JP20020222775 20020731

OPD - 2002-07-31

IC - G05F1/10 ; G05F1/00IN - YOSHIDA TAKESHI

PA - MATSUSHITA ELECTRIC IND CO LTD

PN - JP2004062727 A 20040226 DW200425 G05F1/10 013pp

 Power controller for large scale integrated circuit e.g. CPU, outputs control signal to power supply circuits to output predetermined voltage to CPU, when frequency of clock signal exceeds predetermined integral value

PR - JP20020222775 20020731

OPD - 2002-07-31

- JP2004062727 NOVELTY - A differentiator (2) outputs a differential voltage from a source voltage. A voltage controlled oscillator (3) oscillates a clock signal whose frequency is proportional to differential voltage. A counter (4) outputs control signal to the power supply circuits (5,6) to output a predetermined voltage to the CPU (7), when frequency of the clock signal exceeds predetermined integral value.

- USE Power control for large scale integrated circuit (IC) e.g. CPU.
- ADVANTAGE Enables to supply appropriate sequence voltage to IC irrespective of characteristics of output voltage of power supply circuit.
- DESCRIPTION OF DRAWING(S) The figure shows the block diagram of power control for IC. (Drawing includes non-English language text).
- power supply circuit 1
- differentiator 2
- voltage controlled oscillator 3
- counter 4
- ON-OFF power supply circuits 5,6
- CPU7
- (Dwg.1/11)
- ic G05F1/00 ;G05F1/10

PA - (MATU) MATSUSHITA DENKI SANGYO KK

PN - JP2004062727 A 20040226

PD - 2004-02-26

TI - POWER CONTROL DEVICE FOR IC

 PROBLEM TO BE SOLVED: To provide a power control device for an IC capable of supplying appropriate sequence voltage for the IC for a CPU which requires power supply with mainly two different voltages, regardless of the output voltage characteristics of a power circuit. - SOLUTION: The power control device, for the IC to apply the power voltage supplied from the power circuit 1 on the IC for a CPU 7 being controlled, is constituted of a differentiation circuit 2 to generate differentiation voltage by differentiating the power voltage from the power circuit, a voltage controlled oscillator 3 to oscillate a clock signal CLK of a frequency f in proportion to the differential voltage generated, a counter circuit 4 to output control signals ct1, ct2, when an integral value for the frequency captured by counting the clock signal CLK exceeds a designated integral value and power ON/OFF circuits 5, 6 to output the designated voltages V1, V2 to the CPU, when the control signal is inputted.

AP - JP20020222775 20020731

IN - YOSHIDA TAKESHI

PA - MATSUSHITA ELECTRIC IND CO LTD

- G05F1/10 ;G05F1/00

Page 2 16.12.2004 16:12:39

(19) 日本国特許庁(JP)

(12)公 開 特 許 公 報(A)

(11)特許出顧公開番号

特開2004-62727 (P2004-62727A)

(43) 公開日 平成16年2月26日(2004.2.26)

					· · · · · · · · · · · · · · · · · · ·
(51) Int.Cl. <sup>7</sup>		FI			テーマコード (参考)
G05F	1/10	G05F	1/10	Α	5H41O
G05F	1/00	G05F	1/00	G	

#### 審査請求 未請求 請求項の数 4 OL (全 13 頁)

(21) 出願者号 特願2002-222775 (P2002-222775) (71) 出願人 000005821 松下電器産業株式会社 大阪府門真市大字門真 1 〇〇6番地 (74) 代理人 100097445 弁理士 岩橋 文雄 (74) 代理人 100103355 弁理士 坂口 智康 (74) 代理人 100109667 弁理士 内藤 活樹 (72) 発明者 吉田 授 大阪府門真市大字門真 1 〇〇6番地 松下電器産業株式会社内 下ターム(参考) 5H410 CC02 IDD5 EA37 EB01 EB22 EB25 FF03 FF22				
大阪府門真市大字門真1006番地 (74)代理人 100097445			(71) 出願人	
(74)代理人 100097445	(22) 出願日	平成14年7月31日 (2002.7.31)		
#理士 岩橋 文雄 (74)代理人 100103355				大阪府門真市大字門真1006番地
(74)代理人 100103355 弁理士 坂口 智康 (74)代理人 100109667 弁理士 内藤 浩樹 (72)発明者 吉田 穀 大阪府門真市大字門真1006番地 松下 電器産業株式会社内 Fターム(参考) 5H410 CCO2 1D05 EA37 EB01 EB22			(74) 代理人	100097445
弁理士 坂口 智康 (74)代理人 100109667				弁理士 岩橋 文雄
弁理士 坂口 智康 (74)代理人 100109667			(74) 代理人	100103355
弁理士 内藤 浩樹 (72)発明者 吉田 穀 大阪府門真市大字門真 1 〇〇 6番地 松下 電器産業株式会社内 Fターム(参考) 5H410 CC02 1D05 EA37 EB01 EB22				
弁理士 内藤 浩樹 (72)発明者 吉田 教 大阪府門真市大字門真 1 〇〇 6番地 松下 電器産業株式会社内 Fターム(参考) 5H410 CC02 1D05 EA37 EB01 EB22			(74) 代理人	100109667
(72) 発明者 吉田 教 大阪府門真市大字門真 1 〇〇 6 番地 松下 電器産業株式会社内 Fターム (参考) 5H410 CC02 DD05 EA37 EB01 EB22			" ", , , , _ , "	
大阪府門真市大字門真 1 〇〇 6 番地 松下 電器産業株式会社内 Fターム (参考) 5 H4 10 CC02 IDO5 EA37 EB01 EB22			(72) 発明者	
電器産業株式会社内 Fターム(参考) 5H410 CC02 DD05 EA37 EB01 EB22			11.5, 75.71	
EB25 FF03 FF22			Fターム(参	考) 5H410 CCO2 DDO5 EA37 EB01 EB22
			1	EB25 FF03 FF22


### (54) 【発明の名称】 | C用電源制御装置

#### (57)【要約】

【課題】電源回路の出力電圧の特性にかかわらず、主として2つの異なる電圧での電圧供給が必要なCPUなどの1 Cに過正なシーケンス電圧を供給することができるI C用電源制御装置を提供することを目的とする。

【解決手段】電源回路1から供給される電源電圧を制御してCPU7などのICに印加するIC用電源制御装置であって、電源回路からの電源電圧を概分して微分電圧に比例する 周波数千のクロック信号CLKを発振する電圧制御発振回路3と、クロック信号CLKを発振する電圧制御発振 同路3と、クロック信号CLKをカウントして得られた 周波数の積分値が所定積分値を越えたときに制御信号 に して と と 出力するカウンタ回路4と、制御信号を 入力したときに所定電圧V1、V2をCPUへ出力する オンオフ電源回路5、6とを有する。

【選択図】 図1



【特許請求の範囲】

【請求項1】

電源回路から供給される電源電圧を制御してICに印加するIC用電源制御装置であって

前記電源回路からの電源電圧を拠分して微分電圧を生成する微分回路と、前記生成した微分電圧に比例する周波数のクロック信号を発振する電圧制御発振回路と、前記クロック信号をカウントして得られた前記周波数の積分値が所定積分値を越えたときに制御信号を出力するカウンタ回路と、前記制御信号を入力したときに所定電圧をICへ出力するオンオフ電源回路とを有することを特徴とするIC用電源制御装置。

【請求項2】

前記カウンタ回路は、前記周波数の積分値が第1の所定積分値を越えたときに第1の制御信号を出力し、前記周波数の積分値が前記第1の所定積分値よりも大きい第2の所定積分値を越えたときに第2の制御信号を出力し、前記オンオフ電源回路は、前記第1の制御信号を入力したときに第1の所定電圧をICの第1の電源用端子へ出力し、前記第2の制御信号を入力したときに前記第1の所定電圧よりも高い第2の所定電圧をICの第2の電源、用端子へ出力することを特徴とする請求項1に記載のIC用電源制御装置。

【請求項3】

前記カウンタ回路は、前記第1の所定電圧よりも高い第2の所定電圧が1Cに入力されたときに1Cから出力されるカウンタ動作停止信号に基づいてカウント動作を停止することを特徴とする請求項2に記載の1C用電源制御装置。

【請求項4】

前記電源回路からの電源電圧が所定の電源電圧値を越えたときにカウント動作停止信号を 出力するコンパレータを構え、前記カウンタ回路は、前記コンパレータからのカウント動作停止信号を入力したときにカウント動作を停止することを特徴とする請求項1または2 に記載の1C用電源制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、電源回路から供給される電源電圧を制御してCPUなどのIC(半導体集積回路、LSIを含む)に印加するIC用電源制御装置に関するものである。

[0002]

【従来の技術】

図9は、従来のIC用電源制御装置としてのCPU電源制御装置を示すプロック図である

[0003]

図9において、1は出力電圧Vの電源回路、5、6は後述のタイマ9、10からの制御信号セm1、セm2を入力したときにオフからオンとなって電源電圧V1、V2を出力するオンオフ電源回路、7はCPUコア71(CPUのコア部分としての動作を司る部分)と1/0回路72(CPUの周辺回路としてCPU素子に内蔵されている入出力用のインターフェイス回路)とタイマ停止回路74とを有するCPU、9は計測時間七が設定値T2を越えたときに制御信号セm1を出力するタイマ、10は計測時間七が設定値T2を出力するタイマである。ここで、オンオフ電源回路5、6ととたときに制御信号を出力し、タイマ9、10を設定値T2を越えたときにタイマ停止信号とを出力し、タイマ9、10の誤動作を防止することにより、CPU7の誤動作や破壊を防止するためである。

[0004]

このように構成されたCPU電源制御装置について、その動作を説明する。

[0005]

図9において、CPUコア71に供給される電圧V1は消費電力を低減するために低電圧

10

20

30

40

(たとえば 1 . 5 V) となっており、一方 I / O 回路 7 2 に供給される電圧 V 2 は既存のデバイスとの接続性を保っために高めの電圧(たとえば 3 . 3 V) となっている。このような2つの異なる電圧での電圧供給が必要とされる C P U においては、ラッチアップなどの誤動作等の問題が生じることを防止するために電源回路 1 の出力電圧 V の立上がりにおいて、出力電圧 V が V 1 に達する 2 C P U コア 7 1 に電圧 V 1 を印加し、出力電圧 V が V 2 に達する 2 I / O 回路 7 2 に電圧 V 2 を印加する 2 いう電圧供給シーケンスでの電圧供給が要求される。

[0006]

, : .

この電圧供給シーケンスはタイマ9、10により与えられる。これを図10、図11を用いて説明する。図10は出力電圧Vが1次式的に立ち上がる場合(すなわち急速に立ち上がる場合)を示すタイミングチャートであり、図11は出力電圧Vが2次式的に立ち上がる場合(すなわち徐々に立ち上がる場合)を示すタイミングチャートである。

[0007]

図10において、時間七Sにおいて出力電圧VはVSとなり、タイマタ、10が時間計測を開始する。タイマタは、計測時間七が設定値T1を越えた時間七V1において、制御信号七m1を出力し、オンオフ電源回路5をオン状態とする。このとき、オンオフ電源回路5は、電圧V1となっている出力電圧VをCPUコア71に出力する。一方、タイマ10は、計測時間七が設定値T2を越えた時間七V2において、制御信号七m2を出力し、オンオフ電源回路6をオン状態とする。このとき、オンオフ電源回路5は、電圧V2となっている出力電圧Vを1/0回路72に出力する。このようにして、まず電圧V1がCPUコア71に与えられる。

[0008]

しかし、この電圧供給シーケンスは、 1 次式的的な出力電圧 V の特性に適合するようなシーケンスであり、 図 1 1 に示すような 2 次式的な出力電圧 V の特性に対しては適合しない。これについて説明する。

[0009]

図11に示す2次応答的な出力電圧Vは徐々に立ち上がるという特性を有している。したがって、まずタイマ 9、10の時間計測のスタート時間七らが遅れるが、七らから七∨1までの時間は図10と同様にT1、七らから七∨2までの時間も図10と同様にT2である。このとき、出力電圧Vは徐々に立ち上がっており、時間七∨1における出力電圧VはV1よりも低いV1′であり、時間七∨2における出力電圧VもV2よりも低いV2′である。このため、CPU7において誤動作(たとえばラッチアップ現象)を起こしたり、CPU7自体が破壊される可能性がある。

[0010]

【発明が解決しようとする課題】

このように、従来のCPU電源制御装置では、電源回路1の1次式で表されるような出力 電圧に対応する場合には2次式で表されるような出力電圧には対応できず、CPU7が誤 動作したり、破壊される場合があるという問題点を有していた。

[0011]

この半導体集積回路(IC)用電源制御装置では、電源回路の出力電圧の特性にかかわら 40 ず、2 つの異なる電圧での電圧供給が必要なCPUなどのICに適正なシーケンス電圧を供給することが要求されている。

[0012]

本発明は、この要求を満たすため、電源回路の出力電圧の特性にかかわらず、主として2つの異なる電圧での電圧供給が必要なCPUなどのICに適正なシーケンス電圧を供給することができるIC用電源制御装置を提供することを目的とする。

[0013]

【課題を解決するための手段】

上記課題を解決するために本発明のIC用電源制御装置は、電源回路から供給される電源 電圧を制御してCPUなどのICに印加するIC用電源制御装置であって、電源回路から

50

10

20

10

20

30

の電源電圧を微分して微分電圧を生成する微分回路と、生成した微分電圧に比例する周波数のクロック信号を発振する電圧制御発振回路と、クロック信号をカウントして得られた周波数の積分値が所定積分値を越えたときに制御信号を出力するカウンタ回路と、制御信号を入力したときに所定電圧をCPUへ出力するオンオフ電源回路とを有する構成を構えている。

[0014]

*:* .

これにより、電源回路の出力電圧の特性にがかわらず、CPUなどのICに適正なシーケンス電圧を供給することができるIC用電源制御装置が得られる。

[0015]

【発明の実施の形態】

本発明の請求項1に記載のIC用電源制御装置は、電源回路がら供給される電源電圧を制御してCPUなどのICに印加するIC用電源制御装置であって、電源回路からの電源電圧を換分して微分電圧を生成する複分回路と、生成した微分電圧に比例する周波数のクロック信号を発振する電圧制御発振回路と、クロック信号をカウントして得られた周波数の積分値が所定積分値を越えたときに制御信号を出力するカウンタ回路と、制御信号を入力したときに所定電圧をICへ出力するオンオフ電源回路とを有することとしたものである

[0016]

[0017]

この構成により、クロック信号をカウントして得られた周波数の積分値は電源回路からの電源電圧値となり、この電源電圧値が所定積分値を越えた場合に制御信号が出力されるので、オンオフ電源回路からICへの電源供給においては所定積分値に対応する電源電圧すなわち設定された一定の電源電圧が供給されるので、電源回路の出力電圧の特性にがかわらず、ICに適正なシーケンス電圧を供給することができるという作用を有する。

請求項2に記載のIC用電源制御装置は、請求項1に記載のIC用電源制御装置において、カウンタ回路は、周波数の積分値が第1の所定積分値を越えたときに第1の制御信号を出力し、周波数の積分値が第1の所定積分値よりも大きい第2の所定積分値を越えたときに第1に第2の制御信号を出力し、オンオフ電源回路は、第1の制御信号を入力したときに第1の所定電圧をICの第1の電源端子へ出力し、第2の制御信号を入力したときに第1の所定電圧よりも高い第2の所定電圧をICの第2の電源端子へ出力することとしたものである。

[0018]

この構成により、例えば、まず第1の所定電圧が第1の電源端子を介してCPUコアに供給され、次に、第1の所定電圧よりも高い第2の所定電圧が第2の電源端子を介してI/O回路に供給されるので、電源回路の出力電圧の特性にかかわらず、CPUなどのICに適正なシーケンス電圧が供給され、ICが誤動作したり、破壊されることがないという作用を有する。

[0019]

請求項 3 に記載の 1 C 用電源制御装置は、請求項 2 に記載の 1 C 用電源制御装置において、カウンタ回路は、第 1 の所定電圧よりも高い第 2 の所定電圧がC P U などの I C に入力 40 されたときに I C から出力されるカウンタ動作停止信号に基づいてカウント動作を停止することとしたものである。

[0020]

この構成により、ノイズ等により誤動作を起こす可能性のあるカウンタ回路の動作が停止されるので、誤動作による異常な電圧がオンオフ電源回路からCPUなどのICへ供給されることを防止することができるという作用を有する。

[0021]

請求項4に記載のIC用電源制御装置は、請求項1または2に記載のIC用電源制御装置 において、電源回路からの電源電圧が所定の電源電圧値を越えたときにカウント動作停止 信号を出力するコンパレータを構え、カウンタ回路は、コンパレータからのカウント動作 停止信号を入力したときにカウント動作を停止することとしたものである。

[0022]

この構成により、ノイズ等により誤動作を起こす可能性のあるカウンタ回路の動作が停止されるので、誤動作による異常な電圧がオンオフ電源回路からCPUなどのICへ供給されることを防止することができるという作用を有する。

[0023]

以下、本発明の実施の形態について、図1~図8を用いて説明する。

[0024]

(実施の形態1)

図1は、本発明の実施の形態1によるCPU電源制御装置を示すプロック図である。

[0025]

図1において、電源回路1、オンオフ電源回路5、6、CPU7、CPUコア71、I/O回路72は図9と同様のものなので、同一符号を付し、説明は省路では、電流に関うの出力電圧Vを微分して数分電圧Vにとして出力する数分の関係のからで、として出力する数分の関係のからでは、20回路、3はクロックでしたを出力する電子を出力を発展して、2が所定積分値31の所定積分値32に出力を出力するかが、3はカウントの所定積分値32を出力するカウンタのの路4を停止させるカウント動作停止信号のを出力するカウンタ停止回路3、73はカウンタの路4を停止させるカウント動作停止信号のを出力するカウンタ停止回路5、6とはCPU電源制御装置を構成する。

[0026]

このように構成されたCPU電源制御装置について、その動作を説明する。

[0027]

図1においては、従来と同様に、CPUコア71に所定のCPUコア用電源接続用端子(図示せず)を介して供給される電圧V1は消費電力を低減するために低電圧(たとえば1.5V)となっており、一方I/O回路72に所定のI/O回路用電源接続用端子(図示せず)を介して供給される電圧V2は既存のデバイスとの接続性を保つために高めの電圧(たとえば3.3V)となっており、それぞれ外部より異なる電圧を与えて動作させることが一般的である。このため、電源回路1の出力電圧Vの立上がりにおいて、出力電圧VがV1に達するとCPUコア71に電圧V1を印加し、出力電圧VがV2に達するとI/O回路72に電圧V2を印加するという電圧供給シーケンスが必要となる。

[0028]

この電圧供給シーケンスは 教分回路 2 と電圧制御発振回路 3 とカウンタ回路 4 とにより与えられる。これを図2~図5 を用いて説明する。図2 は出力電圧 V が1 次応答的に立ち上が 3 場合(すなわち急速に立ち上が 3 場合)の周波数 f と f の積分値 8 を示すタイミングチャートであり、図3 は出力電圧 V が2 次応答的に立ち上が 3 場合(すなわち徐々に立て上が 3 場合)の周波数 f と f の積分値 8 を示すタイミングチャート、図4 は出力電圧 V が 1 次式的に立ち上が 3 場合の周波数 f の積分値 8 とオンオフ電源回路 5、6 からの出力電圧 V 1、V 2 を示すタイミングチャートである。

[0029]

まず、電源回路の出力電圧の例として、1次式的に表されるものと2次式的に表されるものとの2つのケースにつき説明する。1次式的に表される出力電圧Vの式を(数1)に示し、2次式的に表される出力電圧Vの式を(数2)に示す。

[0030]

【数1】

50

40

$$V = k \left(1 - e^{-t}\right)$$

【0031】 【数2】

$$V = k (1 - e^{-t^2})$$

[0032]

微分電圧Vcは出力電圧Vを微分したものであり、周波数 f は微分電圧Vcに比例するので、周波数 f の積分値 S は、 1 次式的に表される出力電圧と 2 次式的に表される出力電圧とのされずれに対して(数 3 )、(数 4 )のように与えられる。

[0033]

【数3】

$$S = \int f \cdot dt = \int k \frac{dv}{dt} \cdot dt = k \int dv = k \cdot v$$
  
=K  $(1-e^{-t})$ 

10

20

40

【0034】 【数4】

$$S=K (1-e^{-t^2})$$

[0035]

すなわち、周波数 f の積分値 S は出力電圧 V と全く同じとなる。したがって、所定積分値 S 1、 S 2 に対して各々 V 1、 V 2 を設定、すなわち S 1 (第 1 の所定積分値) = V 1 (第 1 の所定電圧)、 S 2 (第 2 の所定積分値) = V 2 (第 2 の所定電圧)と設定すれば、カウンタ回路 4 は、周波数 f の積分値 S が第 1 の所定積分値 S 1 を越えたときに(すなわち出力電圧 V が電圧 V 1 を越えたときに)制御信号 c 七 1 を出力し、周波数 f の積分値 S が第 2 の所定積分値 S 2 を越えたときに(すなわち出力電圧 V が電圧 V 2 を越えたときに)制御信号 c 七 2 を出力する。これを図 4、 図 5 を用いて説明する。

[0036]

図4において、時間七Sにおいて電源回路1からの出力電圧VはVSとなり、電圧制御発振回路3は周波数1のクロックでLKを生成し、カウンタ回路4はクロックでLKのレントを開始する。出力電圧Vは上昇し、時間七∨1においてV1、七∨2においてV2となる。カウンタ回路4は、上述したことから、出力電圧VがV1に到達した時間七∨1にあいてカウント値8が第1の所定積分値81を越えたと判定して制御信号と七1を出力し、出力電圧VがV2に到達した時間七∨2においてカウント値8が第2の所定積分値82を越えたと判定して制御信号と七1、こ七2によりオフ電源回路5、6はオン状態となり、それぞれ電圧V1、V2をCPUコア71、I/O回路72へ出力する。

[0037]

図5 においても同様に、時間もちよりも相当に遅い時間もち、において電源回路 1 からの出力電圧 V は V S となり、電圧制御発振回路 3 は周波数 f のクロック C L K を生成し、ガウンタ回路 4 はクロック C L K のカウントを開始する。出力電圧 V は上昇し、時間 t V 1 よりも相当に遅い時間 t V 1 において V 1、時間 t V 2 よりもやや遅い時間 t V 2 、に

10

20

30

50

おいてV2となる。カウンタ回路4は、上述したことから、出力電圧VがV1に到達した時間七V1′においてカウント値8が第1の所定積分値81を越えたと判定して制御信号 c 七1を出力し、出力電圧VがV2に到達した時間七V2′においてカウント値8が第2の所定積分値82を越えたと判定して制御信号 c 七2を出力する。この制御信号 c 七1、c 七2によりオンオフ電源回路5、6はオン状態となり、それぞれ電圧V1、V2をCPUコア71、I/〇回路72へ出力する。

[0038]

このように時間的な差はあるものの、 1 次応答的出力電圧であっても 2 次応答的出力電圧であっても、同じ出力電圧値 V 1、 V 2 において C P U コ ア 7 1、 I / O 回路 7 2 に対して電圧印加を開始する。

[0039]

なお、カウンタ停止回路73は、カウント値Sが第2の所定積分値S2を越えたとき(すなわちオンオフ電源回路6が第2の所定電圧V2を出力したとき)にカウント動作停止信号のを出力し、カウンタ回路4の動作を停止させる。これは、ノイズ等によるカウンタ回路4の誤動作を防止することにより、CPU7の誤動作や破壊を防止するためである。

[0040]

図6は、図1のCPU電源制御装置を具体的に示す具体的回路図である。

[0041]

図6において、電源回路1、 数分回路2、電圧制御発振回路3、 カウンタ回路4、 オンオフ電源回路5、6、CPU7、CPUコア71、1/0回路72、 カウンタ停止回路73は図1と同様のものである。41はカウンタ回路4を構成するパイナリカウンタ、42、43はカウンタ回路4を構成するDタイプフリップフロップ、44はカウンタ回路4を構成するインパータである。

[0042]

数分回路2の主たる構成要素であるコンパレータ(比較器)は例えば新日本無線(株)製のNJM2904であり、又電圧制御発振回路3については例えば新日本無線(株)製のNJM555、パイナリカウンタ41については例えば(株)東芝製のTC74HC4020(以下単に74HC4020と記述する)、Dタイプフリップフロップ42、43については例えば(株)東芝製のTC74HC74(以下単に74HC74と記述する)である。

[0043]

このように構成されたCPU電源制御装置について、その動作を説明する。

[0044]

微分回路 2 は、電源電圧 V の変化率に応じた微分電圧 V c を出力する。 N J M 5 5 5 は タ イミング生成用ICであり、ここでは概分電圧Vcによって3ピンから出力される信号( クロック)の周波数が変化する無安定マルチパイプレータをVCOとして使用している。 VcとクロックCLKの周波数 f (周期)の関係は外付け部品RA、RB、Cによって細 かく設定することができる。 N J M 5 5 5 の出力クロックCLKはパイナリカウンタ74 HC4020のクロック入力に印加される。クロックCLKを入力することで、パイナリ カウンタ74HC4020は、カウントアップし、クロック数に応じてオーバーフロー出 力が出る。図6においては、オンオフ電源回路5の制御用としてクロック数7でオーバー フローする出力Q7を使用し、オンオフ電源回路6の制御用としてクロック数14でオー パーフローする出力Q14を使用している。なお、このクロック数の選定はあくまで一例 であり、必要に応じてパイナリカウンタ74HC4020を複数使用することで、更に多 くのクロック数で制御するにように設計することができる。また、カウンタの代わりにシ フトレジスタ、リングカウンタ等を使用しても同様の機能を実現することができる。さて 、出力Q7、出力Q14はオーバーフローするクロック数+1のクロックが入力された時 点でインアクティプになるため、そのまま制御信号としては使いにくい。そのため、Dタ イプフリップフロップ74HC74により出力をラッチしてオンオフ電源回路5、6に渡 す。電源電圧VがV1、V2に到達してCPU7が正常に動作を開始した後、CPU電源 制御装置の誤動作により突然電源が切れることがないように、CPU7は、Dタイプフリップフロップ42、43のCLRパーに「H」を印加し、PRパーに「L」を印加することにより、ラッチの出力が常に「H」となるように動作を固定して、誤動作を防ぐ。

[0045]

以上のように本実施の形態によれば、電源回路1からの電源電圧を微分して微分電圧を定成分電圧に比例する周波数のクロック信号を発振する微分電圧に比例する周波数のクロック信号を発振する電圧に比例する周波数の積分値が所定積分値を発展の発展を表別ので、対したときに所定電圧をでアリフへ出力するオンオフ電源回路5、6とを有することにより、クロック信号を正からして得られた周波数の積分値は電源回路からの電源電圧値となり、この電源電圧のか所定積分値を越えた場合に制御信号が出力されるので、オンオフ電源回路5、6かでアリフへの電源供給においては所定積分値に対応する電源電圧すなわち設定された一定の電源電圧が供給されるので、電源回路1の出力電圧の特性にかかわらず、CPU7に造正なシーケンス電圧を供給することができる。

[0046]

また、カウンタ回路4は、周波数の積分値が第1の所定積分値を越えたときに第1の制御信号を出力し、周波数の積分値が第1の所定積分値よりも大きい第2の所定積分値を越えたときに第2の制御信号を出力し、オンオフ電源回路5、6は、第1の制御信号を入力したときに第1の所定電圧をCPU7のCPUコア71へ出力し、第2の制御信号を入力したときに第1の所定電圧はりも高い第2の所定電圧をCPU7のI/O回路72へ出力することにより、まず第1の所定電圧がCPUコア71に供給され、次に、第1の所定電圧よりも高い第2の所定電圧がL/O回路72に供給され、次に、第1の所定電圧とりも高い第2の所定電圧がI/O回路72に供給され、次に、第1の所定電圧とよりも高い第2の所定電圧がJ/O回路72に供給され、CPU7が誤動作したり、破壊されることがない。

[0047]

さらに、カウンタ回路4は、第1の所定電圧よりも高り第2の所定電圧がCPU7に入力されたときにCPU7から出力されるカウンタ動作停止信号のに基づいてカウント動作を停止することにより、ノイズ等により誤動作を起こす可能性のあるカウンタ回路4の動作が停止されるので、誤動作による異常な電圧がオンオフ電源回路5、6からCPU7へ供給されることを防止することができ、CPU7における誤動作や破壊を防止することができる。

[0048]

なお、実施の形態1では、一例としてCPUについて説明したが、それに限定されるものではなく、2つの異なる電圧での電圧電源供給が必要な半導体集積回路(IC)についても当然に通用可能である。また、3つ以上の異なる電圧での電源供給が必要な半導体集積回路(IC)についても本実施の形態の動作を拡張することにより容易に対応することができる。また、電源電圧の変化を周波数の変化に変換する為にVCOを使用したが、電圧三周波数変換回路、一般的にはV-F変換回路として知られる回路を使用しても同様な動作を行わせることができる。

[0049]

(実施の形態2)

図7は、本発明の実施の形態2によるCPU電源制御装置を示すプロック図である。

[0050]

図7において、電源回路1、 枚分回路2、電圧制御発振回路3、カウンタ回路4、オンオフ電源回路5、6、CPU7、CPUコア71、I/O回路72は図1と同様のものなので、同一符号を付し、説明は省略する。8はカウンタ回路4を停止させるカウント動作停止信号のを出力するコンパレータである。ここで、枚分回路2と電圧制御発振回路3とカウンタ回路4とオンオフ電源回路5、6とコンパレータ8とはCPU電源制御装置を構成する。

[0051]

40

10

20

30

10

20

30

40

50

このように本実施の形態による C P U 電源制御装置は実施の形態 1 とは、コンパレータ 8 のみが異なるので、コンパレータ 8 についてのみ説明する。

[0052]

コンパレータ8は、電源回路1の出力電圧Vを所定の電源電圧とを比較し、出力電圧Vの値が所定の電源電圧値を越えたときにカウント動作停止信号のを出力し、カウンタ回路4の動作を停止させる。これは、ノイズ等によるカウンタ回路4の誤動作を防止することにより、CPU7の誤動作や破壊を防止するためである。この動作は実施の形態1におけるカウンタ停止回路73における動作と同様であるが、コンパレータ8を設けたことにより、CPU7にカウンタ停止回路73を設ける必要がなくなる。

[0053]

図8は、図7のCPU電源制御装置を具体的に示す具体的回路図である。

[0054]

図8において、電源回路1、微分回路2、電圧制御発振回路3、カウンタ回路4、オンオフ電源回路5、6、CPU7、CPUコア71、1/〇回路72、パイナリカウンタ41、Dタイプフリップフロップ42、43は図6と同様のものであり、コンパレータ8は図7と同様のものである。45、46はカウンタ回路4を構成するインパータである。コンパレータ8は例えば新日本無線(株)製のNJM2903である。

[0055]

このように構成されたCPU電源制御装置について、コンパレータ8の動作を説明する。 【0056】

電源電圧VがV1、V2に到達してCPU7が正常に動作を開始した後、CPU電源制御装置の誤動作により突然電源が切れることがなりように、電源電圧Vをコンパレータ8で判定し、電源電圧VがV2を越えたとき、Dタイプフリップフロップ 12、13のCLRパーに「H」を印加し、PRパーに「L」を印加することにより、ラッチの出力が常に「H」となるように動作を固定して、誤動作を防ぐ。

[0057]

以上のように本実施の形態によれば、電源回路1からの電源電圧が所定の電源電圧値を越えたときにカウント動作停止信号を出力するコンパレータ8を構え、カウンタ回路4は、コンパレータ8からのカウント動作停止信号のを入力したときにカウント動作を停止することにより、ノイズ等により誤動作を起こす可能性のあるカウンタ回路4の動作が停止されるので、誤動作による異常な電圧がオンオフ電源回路5、6からCPU7へ供給されることを防止することができる。 【0058】

なお、実施の形態 2 では、一例としてCP Uについて説明したが、それに限定されるものではなく、2 つの異なる電圧での電圧供給が必要な半導体集積回路(IC)についても当然に適用可能である。また、3 つ以上の異なる電圧での電源供給が必要な半導体集積回路(IC)についても本実施の形態の動作を拡張することにより容易に対応することができる。また、電源電圧の変化を周波数の変化に変換する為にVCOを使用したが、電圧=周波数変換回路、一般的にはV-F変換回路として知られる回路を使用しても同様な動作を行わせることができる。

[0059]

【発明の効果】

以上説明したように本発明の諸求項1に記載のIC用電源制御装置によれば、電源回路から供給される電源電圧を制御してCPUなどのICに印加するIC用電源制御装置である電源電圧を制御してCPUなどのICに印加するIC用電源制御装置である電圧に比例する周波数のクロック信号を発振する電圧制御発振回路と、クロック信号を知力フトして得られた周波数の積分値が所定積分値を越えたときに制御信号を出力するカンタ回路と、制御信号を入力したときに所定電圧をICへ出力するオンオフ電源回路からの電源電圧値となり、クロック信号をカウントして得られた周波数の積分値は電源回路からの電源電圧値となり、この電源電圧値が所定積分値を越えた場合に制御信号が出力されるの

で、オンオフ電源回路からICへの電源供給においては所定積分値に対応する電源電圧すなわち設定された一定の電源電圧が供給されるので、電源回路の出力電圧の特性にかかわらず、ICに適正なシーケンス電圧を供給することができるという有利な効果が得られる

[0060]

請求項2に記載のIC用電源制御装置によれば、請求項1に記載のIC用電源制御装置におりて、カウンタ回路は、周波数の積分値が第1の所定積分値を越えたときに第1の制御信号を出力し、周波数の積分値が第1の所定積分値を越えたときに第1の所定積分値を出力したときに第1の所定電圧をICの第1の電源端子へ出力し、第2の制御信号を入力したときに第1の所定電圧よりも高い第2の所定電圧をICの第1の電源端子へ出力することにより、例えば、まず第1の所定電圧が第1の電源端子を介してLグロロ路に供給され、次に、第1の所定電圧よりも高い第2の所定電圧が第2の電源端子を介してIグロ回路に供給され、第1の所定電圧の特性にかかわらず、CPUなどのICに適正なシーケンスでので、電源回路の出力電圧の特性にかかわらず、CPUなどのICに適正なシーケンスでにか供給され、ICが誤動作したり、破壊されることがないという有利な効果が得られる。

[0061]

請求項3に記載のIC用電源制御装置によれば、請求項2に記載のIC用電源制御装置において、カウンタ回路は、第1の所定電圧よりも高い第2の所定電圧がCPUなどのICに入力されたときにICから出力されるカウンタ動作停止信号に基づいてカウント動作を停止することにより、ノイズ等により誤動作を起こす可能性のあるカウンタ回路の動作が停止されるので、誤動作による異常な電圧がオンオフ電源回路からCPUなどのICへ供給されることを防止することができ、ICにおける誤動作や破壊を防止することができるという有利な効果が得られる。

[0062]

請求項4に記載のIC用電源制御装置によれば、請求項1または2に記載のIC用電源制御装置において、電源回路が5の電源電圧が所定の電源電圧値を越えたときにカウント動作停止信号を出力するコンパレータを構え、カウンタ回路は、コンパレータからのカウント動作停止信号を入力したときにカウント動作を停止することにより、ノイズ等により設動作を起こす可能性のあるカウンタ回路の動作が停止されるので、設動作による異常な電圧がオンオフ電源回路からCPUなどのICへ供給されることを防止することができ、ICにおける誤動作や破壊を防止することができるという有利な効果が得られる。

【図面の簡単な説明】

【図1】本発明の実施の形態1によるCPU電源制御装置を示すプロック図

【図2】出力電圧が1次応答的に立ち上がる場合(すなわち急速に立ち上がる場合)の周波数とその積分値を示すタイミングチャート

【図3】出力電圧が2次応答的に立ち上が3場合(すなわち徐々に立ち上が3場合)の周波数とその積分値を示すタイミングチャート

【図4】 出力電圧が 1 次応答的に立ち上がる場合の周波数の積分値とオンオフ電源回路からの出力電圧を示すタイミングチャート

【図5】出力電圧が2次応答的に立ち上が3場合の周波数の積分値とオンオフ電源回路からの出力電圧を示すタイミングチャート

【図6】図1のCPU電源制御装置を具体的に示す具体的回路図

【図7】本発明の実施の形態2によるCPU電源制御装置を示すプロック図

【図8】図7のCPU電源制御装置を具体的に示す具体的回路図

【図9】従来のIC用電源制御装置としてのCPU電源制御装置を示すプロック図

【図10】出力電圧が1次応答的に立ち上がる場合(すなわち急速に立ち上がる場合)を 示すタイミングチャート

【図11】出力電圧が2次応答的に立ち上が3場合(すなわち徐々に立ち上が3場合)を示すタイミングチャート

50


10


20


30


【符号の説明】


- 1 電源回路
- 2 牧分回路
- 3 電圧制御発振回路
- 4 カウンタ回路
- 5、6 オンオフ電源回路
- 7 CPU
- 8 コンパレータ
- 41 パイナリカウンタ
- 42、43 Dタイプフリップフロップ
- 44、45、46 インパータ
- 71 CPUJ7
- 72 I/O回路
- 73 カウンタ停止回路


























# [図10]



## [ 🖾 1 1 ]

